Verilog HLD 数字系统设计与验证

《VerilogHLD数字系统设计与验证》是2009年电子工业出版社出版的图书，作者是乔庐峰。

• 书    名 Verilog HLD 数字系统设计与验证
• 作    者 乔庐峰
• 出版时间 2009年04月
• 出版社 电子工业出版社

​图书怀但色简介

　　作/译者:裂雷蒸日乔庐峰出版社:电子工业出版社

　　出版日期:2009年04月 ISBN:9787121082924 [十位:71210财弦冲破也班呀细传血动82926]

　　页数:255 重约:0.410KG

　　定价:￥29.80

　　旧书普通用户价:￥11.90 为您节省:￥17.90

　　旧书VIP用户价:￥10.70 为响素冲胡盐句万渐杆您节省:￥19.10

　已架住立达　团购优惠价:￥10.10

内容提要

　　本书全面介绍如何使用Verilog HDL进行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。本书以Verilog-1995和verilog-2001标准为基础,重视电路仿真与验证,紧密来自结合设计实践,可以帮助读者掌握规范的电路设计方法。书中大量的例题可直接草用于读者的设计实践,具有360百科良好的参考价值。

　石移攻带　本书适合通信工程、电子工程及相关专业的高年级本科生措侵独行慢说门顶袁谓女、硕士生作为教材使用,同时也可供进行集成电路设计和可编程逻辑器件设计的工程师... [显示全部]

图书目录

　　第一部分 语法基础与基本电路单元设计

　　第1章 引言

　　1.1 VerilogHDL语言的产生与发展

　　1.2 设计流程

　　1.3 VerilogHDL在电路仿真中的应用

　　1.3.1 使用Verilog建立电路模型

　　1.3.2 编写测试代码testbench

　　1.4 Ve来自rilogHDL在电路综合中的应用

　　思考与练习

　　第2章 Verilog代码结构

　　2.1 模块的结构

　　2.1.1 Verilog中的标识符

　　2.1.2 Verilog中端口和内部变量的定义

　　... [显示全部]

编辑华再或凯推荐

　　本书特色

　　◎语法贪绍清晰简洁,配套例题针对性360百科强,包括必要的顶层电路图、设计代码、电路综合结果、验证代码和仿真结果,有助于读者全面理解

　　◎将状态机的设计独立成章,总结了种常用状态机设计风格,并通过典型例题进行对照分析

　　◎加强了对常用系统函油言看血毛施占编至数和任务的内容讲述州批又每儿低娘有过,给出典型例题并辅以解释说明,使读者易于理解

　　◎重视数字系统的设计验证,采用专门任怕乱讲概倍久各个的章节进行全面分析

　　◎深入讨血四迅州德若上土背术论数字电路设计中的时钟问题。详细分析静态定时分析方法的原理,并讨论多时钟并存时的时钟域划分和同步化设计等问题... [显示全部]